Слух: процессоры AMD на Zen 5 получат полноценный 512-битный FPU

Следующее поколение настольных процессоров AMD будет полагаться на микроархитектуру центральных ядер Zen 5, обещающую значительное увеличение производительности, особенно в случае работы с инструкциями AVX-512, а узнать о том, как именно компании получится нарастить производительность, позволил свежий видеоматериал от Moore’s Law Is Dead.

В его материале присутствует информация о том, что в будущей микроархитектуре можно будет увидеть серьезные изменения. Например, работа с AVX-512 будет значительно ускорена за счет использования полноценного 512-битного FPU вместо 256-битного с двойной накачкой, что крайне положительно скажется в рабочих нагрузках по типу искусственного интеллекта.

Другие изменения подразумевают увеличение количества вспомогательных блоков, необходимых для обеспечения FPU необходимыми данными и инструкциями, благодаря чему мы можем ожидать увеличения как пропускной способности кэша первого уровня, причем в два раза, так и его объема с 32 до 48 Кбайт на ядро. Помимо этого, ожидается уменьшение задержки FPU MADD на 1 цикл и увеличение количества каналов выполнения целых чисел с 8 до 10.